

Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 3-198344

Lines 3-19 of upper right column on page 5

- ③ The n⁺ region 7 for reducing a resistance in a collector (impurity concentration; $1 \times 10^{17} \sim 10^{20} \,\text{cm}^{-3}$) is formed.
- 4 The channel stop 6 is formed by ion implantation, thermal diffusion or the like.
- ⑤ The element isolation region 101 is formed by a selective oxidation method, a CVD method or the like.
- © The base region 4 is formed, B ions (F_2 , Ga or the like may be used instead of B) are implanted (3 × 10^{14} / cm², 40KeV, in the case using B), and the heat treatment of 900 °C for 20 minutes is performed (Figure 1(b)).
- \bigcirc After an emitter contact opening is formed in the oxide film 102, the n⁺ layer 5 (impurity concentration; $1 \times 10^{18} \sim 5 \times 10^{19}$ cm⁻³) doped with As (Sb or the like may be used instead of As) is formed by ion implantation (thermal diffusion method, epitaxial growth or the like may be used.)

From lines 7 to 10 of lower left column, page 7

The materials used in the present invention are not limited to silicon, and other materials including, for example, GaAs, InP, SiC, Si-Ge, GaP and the like can be used in the present invention. Also, the present invention is applicable to heterojunction transistors.



(11) Publication number:

03198344 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

01339128

(51) Intl.

H01L 21/331 H01L 29/205 H01L 29/73

CI.:

H01L 31/10

(22) Application date: 27.12.89

(30) Priority:

(43) Date of application

29.08.91

publication:

(84) Designated contracting states:

CANON INC Applicant:

(72) Inventor: MORISHITA MASAKAZU

(74)

(71)

Representative:


(54) SEMICONDUCTOR **DEVICE AND PHOTOELECTRIC** TRANSDUCER USING SAME

(57) Abstract:

PURPOSE: To increase current amplification factor and improve stability and reliability, by constituting an emitter as a three-layered structure of an n+ layer (first emitter region), an (n) layer (second emitter region), and an n++ layer (third emitter region).

CONSTITUTION: An n+ buried region 2, an n- region 3, a base region 4, an n+ region 7, and an element isolation region 101 are formed on a p-type or an n-type silicon substrate 1. After an either contact is opened in an oxide film 102, an n+ layer 5 doped with arsenic (As) is formed by ion-implanting method. Then polycrystalline silicon is deposited by LPCVD method, and an (n) layer 8 is formed by implanting phosphorus (P) by ion-implanting method. Next As is introduced as impurities by ion-implanting method, and an n++ layer 9 is formed only on the surface by quick heat treatment. Thus an emitter is completed. An insulating film 103 is deposited, Al-Si is patterned, and a passivation film is formed. Thereby the current amplification factor of a semicon ductor device is increased, the irregularity of each device is reduced, and the performance can be improved.

COPYRIGHT: (C)1991, JPO& Japio



⑩ 公 開 特 許 公 報 (A) 平3-198344

⑤Int.Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)8月29日

H 01 L 21/331 29/205 29/73

8225-5F

8225-5F 7522-5F H 01 L 29/72 31/10

Α

審査請求 未請求 請求項の数 5 (全10頁)

69発明の名称

半導体装置およびこれを用いた光電変換装置

②特 願 平1-339128

20出 願 平1(1989)12月27日

@発明者

张下 正和

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

勿出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

個代 理 人 弁理士 福森 久夫

明細會

1. 発明の名称

半導体装置およびこれを用いた光電変換装置 2. 特許請求の範囲

(1)第1導電型のエミッタ領域、第2導電型のベース領域および第1導電型のコレクタ領域を少なくとも有する半導体装置において、

当該エミッタ領域が、当該ベースに隣接した不 純物濃度 N m i の第 1 エミッタ領域と該第 1 エミッ タ領域に隣接した不純物濃度 N m i の第 2 エミッタ 領域と該第 2 エミッタ領域に隣接した不純物濃度 N m i の第 3 エミッタ領域の 3 領域からなり、且 つ、 N m i > N

- (2)自然対数の底をeとした場合、Nrs>e・ Nrsであることを特徴とする請求項1記載の半導体装置。
- (3) 前記第2エミッタ領域および前記第3エミッタ領域が多結晶により形成されたことを特徴とする弱求項1または請求項2記載の半導体装

置.

- (4) 前記第1 エミッタ領域、前記第2 エミッタ 領域および前記第3 エミッタ領域が単結晶により 形成されたことを特徴とする請求項1 または請求 項2 記載の半導体装置。
- (5)請求項1~4記載の半導体装置を用いたことを特徴とする光電変換装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置および光電変換装置に関 し、より詳細には、パイポーラトランジスタのエミッタ領域を改良した半導体装置および光電変換 装置に関する。

[従来の技術]

従来の半導体装置として、パイポーラトランジスタ(以下、BPT)を例にとって説明する。

第9 図は、従来のBPTの一例を示す機略断面図である。図において、1 は基板、2 は n * 埋め込み領域、3 は不純物濃度の低い n ⁻ 領域、4 はベース領域となる p 領域、5 はエミッタ領域とな

るn* 領域、8 はチャネル・ストップとなるn領域、7 はパイポーラトランジスタのコレクタ抵抗を下げるためのn* 領域、101、102、103、104は素子、電極および配線をそれぞれ分離するための絶縁膜、200は金属、シリサイド、ポリサイド等により形成された電極である。

ここで、シリコン基板 1 は、リン(P)、アンチモン(S b)、ヒ素(A s)等の不純物をドープして n 型とするか、あるいは、ポロン(B)、アルミニウム(A a)、ガリウム(G a)等の不純物をドープして p 型とする。埋め込み領域 2 は必須のものではない。 n ⁻ 領域 3 はエピタキシャル技術等により形成される。ベース領域 4 には、ポロン(B)、ガリウム

(Ga)、アルミニウム(A2)等とゲルマニウム(Ge)がドープされている。エミッタ領域5としては、多結晶シリコンまたは単結晶シリコンが用いられる。

通常、第9図に示したようなBPTのベース電

度、 D , は正孔の拡散係数、 D n は電子の拡散係数、 W z はエミッタ中性領域の厚さ、 W n は ベース中性領域の厚さ、 L , は正孔の拡散長(与 (D n・て n) 1/2)、 L n は電子の拡散長(与 (D n・て n) 1/2)、 k はポルツマン定数、 T は絶対温度、 V n z はベース・エミッタ順バイアス電圧である。 なお、 て , は正孔の少数キャリア寿命、 て n は電子の少数キャリア寿命である。

なお、通常は、 J 5 1 > J 5 2 であり、 J 5 1 がベース電流の主成分となっている。

一方、エミッタの不純物濃度が高い(10^{20} cm $^{-3}$ 以上)場合には、パンドギャップナローイングが生じるので、ベースからエミッタへの正孔の拡散電流は、上記(1)式で π_1^2 を π_1^2 exp $(\Delta E g / k T)$ におきかえたものとなる。

なお、コレクタ電流Jcは、

 $J_c=q\cdot\{(D_n\cdot N_1^2)/(N_n\cdot \Psi_n)\}$

$$\times \left[\exp \left(V_{BE}/kT \right) - 1 \right] \qquad \cdots (3)$$

で表され、No、Woに大きく依存する。

[発明が解決しようとする譚麗]

液は、主として、ベースからエミッタへの正孔の 拡散電流 Jaiとエミッタから注入された電子の再 結合電流 Jaiとの 2 成分からなる(すなわち、 Ja = Jai+ Jai)。これらのベース電流成分 は、バンドギャップのナローイングが起こらない 場合には、それぞれ、以下のように表される。

まず、ベースからエミッタへの正孔の拡散電流

$$J_{\pm 1} = \{ (q \cdot n_1^2 \cdot D_p) / (N_E \cdot L_p) \}$$

で、近似的に表される。

また、エミッタから注入された電子の再結合電 流は、

$$\times [\exp(V_{\alpha z}/kT)-1]$$
 ... (2)

(但し、L。) W s の場合)

で、近似的に表される。

なお、 q は 電荷、 n 」 は 電荷密度、 N z はエミッタの 不純物 濃度、 N a は ベースの 不純物 濃

しかし、上述のような従来のBPTには、エミッタを単結晶シリコンによって形成した場合に、半導体装置の高集積化に伴なう撤細化のために当該エミッタを浸くすると、Jaiが大きくなり、このため電流増幅率が小さくなるという課題があった。

すなわち、エミッタを単結晶によって形成した 場合には、通常、し。)Wz であるため、上記 (1)式で示したJaiは、

$$\times \left\{ \exp \left(V_{BE}/kT \right) - 1 \right\} \qquad \cdots \qquad (1)$$

となる。ここで、微細化を行うためエミッタを浅 くすると、Wz が小さくなり、従ってJaiは大き くなる。また、電流増幅率hreは、

hre - Jc/Ja - Jc/(Jai+Ja2)

で近似できるため、Jaiが大きいほどは小さくなる。さらに、エミッタの不能物濃度が高い場合に、は、パンドギャップのナローイングによっても Jaが増加する。

これに対して、エミッタとして高不鈍物濃度の

多結晶シリコンを用い、さらに、この多結晶シリコンからなるエミッタとシリコンからなるベースとの界面に存いSiO。膜を作成することといり、Jaを低級させることも可能である。しかし、この方法を用いた場合、hrcは増大するものの、エミッタの直列抵抗が大きくなることやの選びがあった。

本発明は、このような従来技術の課題に鑑みて試されたものであり、電流増幅率が大きく、且つ、安定性、信頼性に優れた半導体装置およびこれを用いた光電変換装置を提供することを目的とする。

[課題を解決するための手段]

本発明の半導体装置は、第1 導電型のエミッタ 領域、第2 導電型のベース領域および第1 導電型 のコレクタ領域を少なくとも有する半導体装置に おいて、当該エミッタ領域が、当該ベースに隣接 した不純物濃度 N z i の第1 エミッタ領域と該第1

減少させ、さらに、これにより、電流増経率 h r z (= J c / J a)を増大させるものである。

以下、本発明について、詳細に説明する。

第2図は、本発明による半導体装置の一例としてのBPTの電位図である。図において、Wz'は
n* 領域の厚みとn領域の厚みとの和である。なお、n* は第1エミッタ領域、nは第2エミッタ 領域、n**は第3エミッタ領域をそれぞれ示している。本発明に係るBPTにおける、エミッタに 注入される電流の少数キャリアは、n* 領域の遺 度により決定される。また、エミッタの幅は、 Wz'で決定される。

本発明で特に重要であるのは、エミッタ領域のn **領域とn 領域の間の延位の高さ△ φ である。この電位障壁により、ベースからエミッタへ注入された正孔を止めることができる。

この電位障壁により、ベースからエミッタへ注入された正孔を、止めることができるので、ベースからエミッタへの正孔の拡散電流Jaiは、次の式で表わされる(なお、パンドギャップナローイ

エミッタ領域に隣接した不純物機度 N z z の第2 エミッタ領域と該第2 エミッタ領域に隣接した不純物機度 N z z の第3 エミッタ領域の3 領域からなり、且つ、 N z z > N z z であることを特徴とする。

上記特徴においては、 $N_{Es} > e \cdot N_{Es}$ であることが望ましい。

上記特徴においては、前記第2エミッタ領域および前記第3エミッタ領域が多結晶により形成されることが望ましい。

上記特徴においては、前記第1エミッタ領域、前記第2エミッタ領域および前記第3エミッタ領域および前記第3エミッタ領域が単結晶により形成されることが望ましい。

本発明の光電変換装置は、上記本発明の半導体装置を用いたことを特徴とする。

[作用]

本発明は、半導体装置のエミッタを上述のごとき三層構造にすることにより、ベースからエミッタへの正孔の拡散電流 Jaiを減少させ、これにより、ベース電流 Ja (= Jai+ Ja2)を

ングを考慮してある)。

 $J_{\alpha, -} \{ (q \cdot D_p \cdot n_1^2) / (L_p \cdot N_g) \} \exp (\Delta Eq/kT)$

 \times tanh(Ψ_e'/L_p) - (exp(Ψ_{pz}/kT) -1) ... (4)

また、ここで、第1 エミッタと第2エミッタの厚みの和であるw。'を、 し,)w。'となるように形成すれば、上記 (4)式は、次式のように近似することができる。

$$J_{a_1} = \{(q \cdot D_a \cdot n_1^2) / N_z\} \cdot \exp(\triangle Eq/kT)$$

$$\times (\Psi_E^*/L_p^2) \cdot \{\exp(V_{BE}/kT) - 1\}$$
 ... (4)

第 2 に、本発明は、 n * 領域の遺度 N ϵ i を、 $\{(q \cdot D_s \cdot n_1^{-2})/N_\epsilon\} \cdot exp (\Delta Eq/kT)$ が極小になる遺度にすることによって、 J a i を小さくするものである。

さらに本発明によれば、エミッタを

し,〉W e ' となるように形成することにより、 JaiをW e / L,俗し、これにより、Jaiを小さ くすることも可能である。

以下、 n **領域とn 領域との電位障壁 Φ φ について、さらに詳細に説明する。

△φの値は、n·**領域とn 領域のフェルミレベルの差によって決まる。

半導体のフェルミレベルは近似的に次式で表わされる。

n型半導体 Er-Ei-kT-ln(No/ni) … (5)

p 型半導体 E;-Er=kT-ln(N_A/n₁) … (B) ここに、Er はフェルミレベル、N_B はn 形不純

物の過度、 N 』は p 形不純物の密度である。
しかし、上記(5) 式および(6) 式はポルツ
マン統計の使用できる範囲でのみ成立し、不純物
密度がフェルミディラック統計が適用されるよう

な高濃度であるばあいには上記(5)式および (6)式からずれてしまう。

第3図に、SIにおけるフェルミレベルE。と キャリア密度との関係を示す。図において、横軸

Δφ>2 k T とするためには、n **の不純物濃度N ε3 と n の不純物濃度N ε3 の関係を、

N E 1 > e 2 N E 2

とすればよい。

以上、n・・領域とn領域との電位障壁△ゅについて説明した。

次に、エミッタを形成する各領域の濃度につい て説明する。

n * の不純物濃度 N e i と上記 N e a および N e a と の関係は、

N 23 > N 21 > N 22

としなければならない.

N ϵ_3 は、 $\{(q \cdot D_p \cdot n_1^2)/N_e\} \cdot \exp(\Delta Eq/kT)$ を極小にするためには、 $1 \times 10^{18} < N_{E_1} < 5 \times 10^{19}$ c m^{-3} とすることが望ましい。また、 N_{E_3} は、

は、kTで規格化されたエネルギーであり、n形半導体の場合は(E、-E。)/kT、p形半導体の場合は(E、-E,)/kTである。なお、E。、E、はそれぞれ伝導体、価電子帯端のエネルギーである。また、縦軸はキャリア密度

(cm⁻³)であり、常温では不純物密度とほぼ等しい。図からわかるように、規格化エネルギーが零のときはフェルミレベルがE。、E。と一致し、それより高濃度であるとE。は帯止帯の中にはなく、パンド帯の中に入り込む。このときの不純物濃度は、n形で2.1×10¹⁰cm⁻³、P形で8×10¹⁰cm⁻³である。

図中、実線で示したものはポルツマン統計を使用した場合を示すが、規格化エネルギーが - 1 より大きい場合には、両方の統計で差が生じ、フェルミディラック統計を使わないとフェルミエネルギーは正確に評価できない。

n形とp形の差はパンド構造の違いおよび有効質量の差から生する。また、材料が異なれば当然この値は異なる。

1 0 10 c m $^{-1}$ 以上とすることが望ましい。 さらに、 N $_{22}$ は、 5×1 0 10 c m $^{-3}$ 以下とすることが 望ましい。

次に、上記(4)'式を成立させるための方法 について説明する。

不純物濃度の高いn型単結晶シリコン中での少数キャリアの拡散距離は、近似的に、次式で表わされる(但し、不純物濃度を1×10^{1a}cm⁻²以上とする)。

 $L_s=2.77\times 10^{14} \cdot N_z^{-0.941}$ (c m) … (7) 例えば、 $N_{E1}=10^{19}$ c m $^{-9}$ であれば、 n° 領域における少数キャリアの拡散距離は、 $L_{s(E1)}$ 与 3.6 μ m である。

ここで、We'≤ L.(E) /10であれば、 しァ〉We となり、上記(4) 式は充分成り立 つ。例えばWe'をn・領域におけるし、(E) の 1/10にすれば、Joiは、単結晶シリコンをエ ミッタとして用いた従来のBPTの1/10にす ることができる。

[实施例]

以下、本発明の実施例について、図を用いて説明する。

(実施例1)

本発明の半導体装置の一実施例について、BP Tを例に採って説明する。

第1図は本実施例のBPTを示す概略断面図である。図において、第9図と同じ符号を付したものは、それぞれ同図と同じものを示している。

また、エミッタは3 層構造になっており、 n * 層 (第 1 エミッタ領域) 5、 n 層 (第 2 エミッタ領域) 8、 n **層 (第 3 エミッタ領域) 9 からなっている。

次に、第1図に示した半導体装置の製造プロセ ・ スについて説明する。

① p 型あるいは n 型シリコン基板 1 に、 A s、S b、 P 等をイオン注入 (不純物拡散等でもよい) することにより、 n * 埋め込み領域 2 (不純物 濃度 1 × 1 0 1 * ~ 1 0 1 * c m - *) を作製する (第 1 図 (a)) 。

・ ②エピタキシャル技術等により、 n ⁻ 領域3

た後、イオン注入法(熱拡散法等でもよい)によりP(リン)を注入し、n個8を形成する。

なお、この多結晶シリコンは、CVD時に不能物をドープしたドーブド多結晶シリコンでもよい。また、不純物濃度は5×10¹⁶cm⁻¹以下であることが好ましい。

®イオン注入により、n層8上に、As (Sb 等でもよい)を不純物として導入し、急速熱処理 (例えば900℃、10秒、Na)によって表面 のみに n **層9を作成した後、パターニングを行ない、エミッタを完成させる(第1図(c))。

砂絶緑膜 1 0 3 を堆積し、これをアニールした 後、コンタクトの閉口を行なう。

①電極200となるAl-Siをスパッタし、 その後、Al-Siのパターン化を行なう。

① A l - S i 包極のアロイ後104のバッシベーション膜を作成する(第1図(d))。

以上、本実施例に係るBPTの製造プロセスに : ついて説明したが、この製造プロセスにおいて最 も重要であるのは、エミッタを形成する工程の~ (不純物濃度 1 × 1 0 ¹⁴ ~ 1 0 ¹⁷ c m ⁻³) を作製する。

③コレクタの抵抗を減少させるためのn・領域7 (不純物濃度 1 × 1 0 ¹ ~ 1 0 ^{2 c} c m ^{- 3})を形成する。

④イオン注入、熱拡散等により、チャネルストップ 5 を形成する。

⑤素子分離領域101を、選択酸化法、CVD 法等により作成する。

®ベース領域 4 を作製し、B (Bの代りに B F 2 や G a 等を用いてもよい)をイオン注入し(例えば B であれば、3×10 ¹⁴ / c m ²、40 k e V)、900 でで20 分間の熱処理を行なう(第1 図 (b))。

の酸化膜 102 にエミッタ・コンタクトを開口した後、As (Sb 等でもよい)をドープした n^* 層(不能物 濃度 $1 \times 10^{16} \sim 5 \times 10^{16}$ cm^{-2}) 5 をイオン注入法により形成する(熱拡散法エピ成長法等でもよい)。

由LPCVD法により多結晶シリコンを堆積し

⑪である。

第4図に、エミッタ中の不純物分布の一例を示す。図において、横軸はエミッタの深さ方向距離 (μm)を示し、縦軸は不純物原子数/cm²を示す。

本実施例においては、エミッタに使用する不純物として、二種類の不純物を使用した。最初に、拡散係数の小さい不純物であるヒ素(As)を工程のでn・ 層5の形成に用い、工程ので拡散係数の速いリン(P)を低温(800~850℃)で拡散してn 層8を形成した後、再び拡散係数の小さいAsをイオン注入して急速熱加速(900℃10秒)により分布を変化させないようにしてn・・ 層9を作成した。

よってエミッタを形成する場合には特に有効である。

また、多結晶シリコンを使ったエミッタ構造に おいては、第4図に示したように、後で拡散した PがAsを超えて拡散しないことは、BPTの 特性のパラッキをおさえる上で非常に重要であ る。後で拡散したPがAsを超えて拡散しないこ とにより、工程ので作成した自己整合エミッタが 安定となるため、多結晶シリコンを介したエミッ タの作成の欠点を改善することができる。

多結晶シリコンでは不純物が粒界を介して拡散するため、この不純物が単結晶中にまで拡散した場合、第5図に矢印Aで示したように、粒界近傍で拡散深さが深くなり、BPTの電液増幅率 hre のパラツキやベース容量、エミッタ容量のパラツキの原因となる。

本発明のエミッタ構造では、後で拡散したPが Asを超えて拡散しないという特性を利用するこ とにより、この課題を解決している。

このようにして作成したBPTについて、動作

以下、本実施例に係るBPTの製造方法について説明する。

①上記実施例 1 の工程 ① ~ ⑦を行なうことにより、 n * 埋め込み領域 2 、 n * 領域 3 、 n * 領域 7 、 チャネルストップ 8 、 素子分離領域 1 0 1 、 ベース領域 4 、酸化膜 1 0 2 、 n * 層 5 を作成した。

②炉中で、900で、10Torr、H₂ 雰囲 気中の条件下で表面の清浄化を行った後、850 ~900で、50Torr、SiH₂ C L₂ + H₂、pH₃ 雰囲気中で、エピタキシャル法によ り、n 層 8 を作成した。

③その後、上記実施例1の工程®と同様にしてn ** ■ 9 を形成し、さらに、同じく工程® ~ ②と同様にしてBPTを完成させた。

このようにして作成したBPTについて、助作試験をし、また、動作速度も向上させることができた。

(実施例3)

本発明の第3の実施例として、実施例1に示し

試験をしたところ、非常に優れた電流増幅率を示 した。

(実施例2)

上記実施例1においては、エミッタを形成する n 個8とn ** 個9を多結晶シリコンにより形成した場合について説明したが、本実施例では、n 層8とn ** 個9を単結晶で作成した場合について説明する。

エミッタを形成する n 層 8 および n **層 9 を単結晶で作成した場合には、エミッタ抵抗を小さくすることができるという利点がある。

第6図は、単結晶シリコンと多結晶シリコンについての、不純物濃度と抵抗率 p の関係を示すグラフである。

本発明では、特に、n層8の不純物濃度を5× 【 0 ^{1.a}c m⁻³以下にすることが望ましいので、エミッタ抵抗を小さくできることは非常に大きい利点となる。

このようにエミッタ抵抗を下げることにより、 BPTの動作速度の高速化を図ることができる。

たBPTを用いた光電変換装置の一例について説明する。

第7図は、本実施例に係る光電変換装置の概略 的回路図である。

本実施例では、センサS(S,、S,…)がライン状に配列されたラインセンサについて説明する。

各センサSは、バイポーラトランジスタと、そのベースに接続されたリセットトランジスタ Qrem とから構成される。バイポーラトランジスタのベースに入射光により励起されたキャリアが 審積され、エミッタへ続出され、そして Qrem を ONすることで一定電位にリセットされる。

各センサSのQ・・・のゲート電極には、ON/OFF制御するためパルス・・・が入力し、Q・・・の他方の主電極には、一定電圧V・・が印加されている。

各センサSのコレクタ電極には一定の正電圧が 印加されており、エミッタ電極は垂直ラインし (し」、し。…)に各々投続されている。 各垂直ラインしには、トランジスタ Q roo を介して、一定電圧 V ooが印加され、 Q roo のゲート電極には O N / O F F 制御のためのパルス o vro が入力する。

また、各垂直ラインしには、蓄積用キャバシタ C・に各々接続され、更にトランジスタQ。を介 して、BPT2から信号を出力する。

このようなラインセンサの動作試験を行なった ところ、各センサセルの特性パラツキがほとんど なく、かつ電流の増幅率が大きい、優れたライン センサを得ることができた。

(実施例4)

本発明に係る光電変換装置の他の実施例として、上記実施例1に示したBPTを用いたエリアセンサの一例について説明する。

第8図は、本実施例に係るエリアセンサを示す 回路図である。第8図において、Trで示した部 分に、上記実施例1で示したBPTを使用する。

例えば、第8図に示したエリアセンサをカラー カメラとして使用する場合には、同一の光電変換

ことができるので、非破壊度を大きくすることが できる。

このようなエリアセンサの動作試験を行なったところ、各センサセルの特性パラツキがほとんどなく、且つ非破壊度が大きい、優れたエリアセンサを得ることができた。

本発明の材料はシリコンに展定されず、他の材料、例えばGaAs、InP、SiC、Si-Ge、GaP等にも適用でき、また、ヘテロ接合トランジスタにも適用できるものである。

【発明の効果】

以上説明したように、本発明によれば、半導体 装置の電流増幅率を向上させ、且つ半導体装置毎 のパラツキを低減することが可能である。

また、本発明によれば、各センサセルのバラッキが少なく、且つ優れた性能を有する光電変換装置を提供することが可能となる。

4.図面の簡単な説明

第1団は木実施例のBPTを示す概略断面図、

第2図は本発明による半導体装置の一例として

素子の光情報を複数回読み出す動作を行う。この際、同一素子から複数回読み出すために、1回目の読み出し時と2回目以降の読み出し時との電気出力の比が問題となる。この値が小さくなると、信号の補正が必要となる。

上記1回目と2回目との読み出し出力の比を非破壊度と定義すると、非破壊度は次式で表される。

非破壞度 = (Ctot×hrz)/(Ctot×hrz+Cv)

··· (8)

ここで、Coot は図中Trで示される光電変換業子のベースに接続されている全容量を示し、ベース・エミッタ間容量 Coot とベース・コレクタ間容量 Coot と Coo

非破壊度は h r sを大きくすることにより容易に 改善できる。 すなわち、上記実施例 1 に示した B P T を使用することにより、 h r sを大きくする

のBPTの電位図、

第3図は第1図に示したBPTにおけるSiにおけるフェルミレベルE,とキャリア密度との関係を示すグラフ、

第4回は第1回に示したBPTにおけるエミッタ中の不純物分布の一例を示すグラフ、

第5図は多結晶シリコン層と単結晶シリコン層との界面における不純物の分布の改善について説明するための模式的断面図、

第6図は単結晶シリコンと多結晶シリコンについての不純物濃度と抵抗率pの関係を示すグラフ、

第7回は本発明の1実施例に係る光電変換装置の概略的回路図、

第8回は本発明の他の実施例に係る光電変換装置の概略的回路図、


第9回は従来のBPTの一例を示す概略断面図である。

(符号の説明)


特開平3-198344(8)

1 … 基板、 2 … n * 埋め込み領域、 3 … 不統物 濃度の低い n * 領域、 4 … ベース領域、 5 … エ ミッタ領域となる n * 領域、 6 … チャネル・ス トップとなる n 領域、 7 … バイポーラトランジ スタのコレクタ抵抗を下げるための n * 領域、 8 … エミッタ領域となる n 領域、 9 … エミッタ領域となる n 領域、 1 0 1 。 1 0 2 。 1 0 3 。 1 0 4 … 素子、電極および配線をそれぞれ分離するための絶縁膜、 2 0 0 … 電極。


第 | 図(a)




第 | 図(b)




第 | 図(c)




第 1 図(d)




笠 2 図





第3図





第 6 図





第 8 図

第 9 図

